Nexar是一套全面的，無需依賴於生產廠商的電子設計解決方案，用以使所有工程師能夠在FPGA平台上用類似於板級系統設計的方法開發完整的以處理器為基礎的嵌入式系統。
Nexar的LiveDesign-enabled功能，可以快速和交互式的在FPGA上執行和調試嵌入式系統，無需HDL或RTL級的系統仿真。
Nexar 集成了:
一個基於原理圖的 FPGA 系統設計環境，支持VHDL及Verilog HDL行為語言描述功能
預先合成的、預先驗證的、基於FPGA的高水準IP元件，包含免費的8位及32位多種處理器內核
對已提供處理器內核支持完整的嵌入式軟件開發，提供源代碼級調試
一個完全集成的LiveDesign-enabled環境，包含基於FPGA的虛擬儀器，使您能夠在整個開發過程中，與設計進行互動
支持Altium 的LiveDesign-enabled納米級開發板，在設計中，能夠進行交互式的執行和調試
用VHDL 代碼和仿真進行用戶元件或邏輯模塊的設計
以及全面的文檔，範例，和參考設計
Nexar 特點有:
FPGA上嵌入系統的快速開發
獨立於FPGA生產廠商和器件的開發環境
以原理圖為基礎的系統級設計
免費的基於FPGA的元件
虛擬儀器
與LiveDesign-enabled開發板的集成
FPGA–PCB全面集成
集成的嵌入式軟件開發
擁有了Nexar，你便擁有了：
跨廠家的FPGA 硬件設計和調試工具
預選合成、預選驗證、無使用費的IP零件，包括處理器核、高級外設和虛擬試驗儀器
集成的軟件開發工具
可重新配置的開發與試驗環境——Nanoboard——現在支持Xilinx、Altera及Actel絕大多數可編程邏輯器件的設計
全面的範例和參考設計
系統級設計功能
版本控制支持的升級
目前的Nexar 版本控制功能也已經因為支持CVS 而被加強。這為第三方的版本控制系統提供了更寬的選擇範圍。
文檔履歷管理
一個內部的版本履歷管理系統已被實裝於系統中。它允許用戶在不使用外部軟件的情況下跟蹤設計的變化。它包含了觀察物理的不同點，邏輯的不同點以及恢覆文檔為前次保存的版本等能力。此系統可以與VCS一起使用——單獨的設計者使用本地的履歷系統管理自己的變化。使用VCS則提供一個完整的面向團隊的文檔管理系統。
多國語言支持
DXP2004平台已被升級為安裝有對簡體中文，日語，德語，法語的支持。全部的菜單項和大多數對話框文本現在已經可以被通過選擇表示為其中的任意一種語言。多國語言支持可以支持，通過在英文原文上顯示經過翻譯的提示信息和顯示經過翻譯的菜單項或對話框內容。
查詢系統的改善
Nexar的強大的基於查詢的對象篩選系統已經因追加的過濾器面板而變得更容易使用。這個面板將篩選系統分為被選擇對象清單的面板顯示，選擇決定以及更加高效的編輯任務。在檢查器中直接編輯參數值
現在可以在檢查器裡直接編輯一組被選對象的共有參數值。另外，單擊參數的超文本鏈接檢查器將會切換為編輯這組參數的屬性。單擊上層鏈接會退回到上層對象的編輯。
在檢查器中增加參數
在檢查器裡選擇一組對象並點擊」Add Parameter」按鈕來追加一個同樣的參數給全部選擇的對象改善的標識符全局編輯
檢查器面板現在允許用戶訪問被選對象的屬性，並且使在多對象之間改變屬性值成為可能。這個面板的功能已被有效的升級為允許在模塊級編輯器裡通過檢查器內的超文本連接簡單的在一組元件和它們的註解/標識符對象之間雙向移動。這將使檢查器可以簡單地選擇一組元件並且對元件的屬性，元件本身以及它們註解和標識符域進行全局編輯。
改善的列表視圖編輯
列表視圖已被升級為包含新的顯示模式。您現在可以從當前圖紙，在一個項目裡的圖紙或全部打開的圖紙來觀察非屏蔽對象，被選對象或全部對象。同樣，檢查器可被在觀察模式或編輯模式之間切換。在編輯模式裡您可以點擊一個單元並通過簡單地輸入立即編輯此單元。這些改善是列表面板功能更加的強大且更易使用。
系統優先設定的集中化
所有的各種系統優先設定已經被集中到一個單一的上下聯繫的對話框裡，它的外形類似一個樹狀導航結構。它提高了設定橫跨所有文檔編輯器和服務器的系統級選項的效率。
存儲管理器
新追加一個操作面板使對文件存儲位置的導航得到改善。此面板採用一種通過Windows內的文件存儲系統和版本控制系統，將項目管理聯繫到一起的方式。它將簡化項目管理面板並使在項目裡尋找和追加文檔更加簡便。
ECO的升級
ECO系統已被改進，其中包括更好的診斷處理和交叉探測ECO對象。
新的庫查找工具
一個新的工具已被追加。它允許參數的和基於查詢的查找。查找可以在進行其他任務是進行，因此用戶可以在使用查找工具時瀏覽和放置結果。
庫編輯的改善
在元件庫面板內面向原理圖庫的一個新的編輯元件命令已可以使用。此命令打開適當的庫並選擇當前的元件。
庫文檔生成能力
一個新的工具已經被追加到系統內。它允許您根據一個庫（集成的或其它）建立文檔。這個庫含有原理圖符號圖像，封裝和3 維模型，同樣包含參數和引腳。
根據項目生成集成庫
一個新的工具已經被追加到系統內。它允許您根據一個項目建立集成庫。
增加了對VBScript和Jscript腳本語言的支持。
改善的腳本系統
調試器現已集成到DXP環境
智能化面板拼接
拼接多個面板於相同的面板框架內的能力使您可以用您所希望方式設置您的工作區，並保持您可以方便地訪問對您重要的信息。服務包2強化了面板拼接功能當一面板框架內加入一組面板時面板可被更加智能化地改變尺寸。它使在環境內排列面板組更加容易。
改善的上下相關幫助系統
幫助系統的上下相關幫助功能已得到改善。例如，當在一個庫裡或在一個文檔上選擇一個元件同時按F1鍵，將顯示指定的元件的幫助信息。
嵌入式軟件開發功能
32 位處理器:TSK3000
服務包2 為Nexar 增加了32位開發的支持，它是一個具有32位RISC結構的處理器—TSK3000，並輔以軟件開發工具的支持。TSK3000的內部結構是基於 Harvard 體系結構，但是具有簡單的存儲器結構和基於硬件的中斷向量處理，可以使編程更加簡單。通過為存儲器和外設分別提供總線接口使訪問處理器得到簡化。同時具有一個用戶可配置的快速的片上存儲器系統，它改善了系統性能並簡化存儲器系統的設計。TSK3000使用開放標準的Wishbone 」 System-On-Chip互連」總線從而允許系統設計使用任何目標FPGA系列而不需要授權。Nexar設計系統提供大量的Wishbone 外設可供選擇。面向TSK3000的編譯器是基於Altium的Viper編譯器結構，它還向下支持Nexar現有的8位處理器TSK51和TSK80的編譯工具。這意味著這三種處理器具有C語言源代碼級兼容性。您可以簡單地在這些處理器之間移植您的應用程序。
支持Xilinx Virtex-II Pro內的Power PC
Nexar現在已包含對內嵌在Xilinx Virtex-II Pro FPGA內的Power PC內核完整的嵌入式軟件開發支持。這種支持是基於Altium的專業級的TASKING Viper編譯器技術。此開發工具包括了高度優化的微處理器C編譯器和源代碼級的調試器。軟件開發工具被完整地集成於Nexar開發環境中，設計者可以在 LiveDesign開發流程裡充分地利用Power PC內核。
在基於FPGA 的處理器存儲器內支持多個代碼段和數據段
現在從一個嵌入式軟件項目生成的輸出包括數據段和代碼段，它們可以被指定到目標處理器的不同的存儲器區域。如果是TSK3000，這些數據或代碼段將被寫入到一個ELF格式的單獨文件。
軟件性能評測器
TSK3000開發工具中已新增加一個性能評測器，它被用來幫助調試和改善嵌入式軟件。當性能評測器生效後，它將提供您一個詳細分類的函數級代碼執行時間，您可以方便的確定您的應用程序在每個函數內花費多長的時間。
CPU面板
已增加一個新的CPU面板來替代當前的Nexus調試器，它提供了一個直觀的處理器運行視圖。CPU面板提供一個包含存儲器空間，寄存器和斷點的視圖。它還提供一個反映存儲器空間的反彙編視圖。存儲器和外設映射
服務包2 使用一種新的存儲器映射特性使開發嵌入式應用軟件時觀察和定義存儲器映射變得更加簡便。映射涵蓋外設和存儲器設備兩方面，並讓您直接地根據硬件框圖方便的定義存儲器空間。編輯器還提供一個圖形化的存儲器空間內部各個存儲器段的分配情況視圖。
Wishbone外圍設備內核
增加了一些新的Wishbone兼容內核。它們包括:
定時器/計數器
鍵板
異步串行接口
PS/2鼠標/鍵板接口
I2C主控器
並行I/O 接口
以太網10/100接口
CAN 總線接口
字符型LCD接口
VGA /LCD/顯示控制器
附加的參考設計
已增加兩個新的參考設計作為TSK3000處理器的工作範例。這些範例包含了一個氣象站範例項目的升級版和一個新的使用DSP的設計項目。
改善的調試器支持
仿真器現已支持數據斷點。對於複雜的結構和層次可進行更好的支持，例如在觀察窗口內，對於外部文件的調試參照現在已經是可能的。
系統框圖編輯器
智能型單擊鼠標右鍵時的上下文相關彈出式菜單
框圖(原理圖)編輯器現在支持上下文相關彈出式單擊鼠標右鍵菜單，使編輯圖紙更容易和更直觀
在複雜的元件中支持鎖定子元件
您現在可以鎖定子元件來允許更多智能的複雜元件註釋
重點更新了註釋標識符工具
元器件註釋工具已經被更新以提供更多的全面的選擇項來處理複雜的多重零件元件和改進註釋的速度。在註釋期間的標識符複製處理也已被改善。
庫編輯器更新
原理圖庫編輯器經過修改更加支持基於列表的原理圖編輯。一個新的模型管理器將使同時從多重元件添加和刪除模型更容易。
框圖文檔比較器
Nexar 的文檔比較特性已被有效的升級為支持原理框圖的圖形化比較。這將有效的加強當前的只面向連接性的比較功能。
圖形化的編譯屏蔽
框圖編輯器已經增加了一個新的特性。可以使您有效的屏蔽對某些設計區域的編譯處理。在編程期間這個特性允許您在開發中註解部分原理圖圖紙，使它容易將部分電路的暫時地排除在編譯和錯誤檢查處理之外。
改善的自動的類生成控制
自動的類生成系統已被檢查和修正以提供更好的控制來實現在原理圖級生成類。用戶可定義網格
原理圖網格系統已被改善為可允許用戶設定自己的網格測量單位。網格可以使用用戶定義的公制或英制刻度來測量。現已支持更高的分辨率。「DXP Units」仍被保留為默認值，但是新的系統允許用戶從P-CAD 導入公制的原理圖，同時還支持更高的分辨率來放大所有網格。
圖紙入口和圖紙符號
圖表符號和圖表入口處理因為增加了很多新的特性和功能而得到了改進。這些變化包括將組圖標入口從一邊移動到另一邊的能力，複製和粘貼圖表入口組，自動改變圖表符號的尺寸以適應它們的內容，以及當保持圖表入口絕對位置時從頂改變圖表符號尺寸。另外還可以選擇一組圖表入口並固定它們指定的位置和 I/O設置。
在圖表內直接粘貼文本和圖形
您現在已獲得了直接從Windows 剪貼板粘貼圖元文件，圖像文件和文本文件到原理圖內的能力。您還可以將文本文件和圖像文件作為文本框或圖形對象拖放到原理圖表中它們應該放置的位置上。
FPGA與硬件協同設計功能
支持Verilog語言文檔
服務包2將DXP2004升級為FPGA設計支持Verilog文件。您可以在文本編輯器裡建立Verilog文件，使用完全的語法支持，和語法分析及編譯文件。在此階段DXP內部的綜合和仿真引擎目前還不支持Verilog, 但用戶可以通過在DXP開發環境內選擇已支持的外部綜合和仿真引擎來構築完整的Verilog設計流程。
支持Actel ProASIC Plus器件
已經追加支持Actel ProASIC Plus系列的FPGA 器件。ProASIC Plus 器件是基於閃存的，無需系統配置器件。這使用戶可以開發上電即可運行的應用系統，並且可以使FPGA內的IP更加安全。改善的第三方綜合工具支持
雖然內置有VHDL綜合工具，Protel2004還允許您選擇使用Synplicity, Xilinx XST和 Altera的綜合工具進行FPGA設計處理。在服務包2里這些第三方合成工具之間的互動已經通過在DXP環境裡增加更多的選擇項得到強化，當使用這些工具時具有非常高效的設計流程。
智能型分級HDL 設計
當您在FPGA設計中使用VHDL或Verilog時，系統將自動確定HDL文件的順序和層次並且在項目面板裡反映嵌套的HDL文件的層次。
改善的仿真波形觀察器
用於顯示HDL仿真信息和顯示虛擬邏輯分析儀的輸出的數字化波形觀察器已被重新檢查修改而增強了適用性和提供更好的界面。現在觀察器可記憶各個仿真階段的設置，信號和顯示格式。打印預覽功能也已被加入，同時為了粘貼波形到其它應用，可複製波形到剪貼板。
留言列表
